- Herramientas libres para VHDL
- Tutorial de Simulación con GHDL. Full Adder
- Como instalar ISE y EDK 8.1 linux 32
ejemplo para uso de highlight syntax en código
entity adder is port(i0,i1:in bit; ci:in bit; s:out bit; co:out bit); end adder; architecture rtl of adder is begin s<=i0 xor i1 xor ci; co<=(i0 and i1) or (i0 and ci) or (i1 and ci); end rtl;
import os os.system('ls -l')
